Отправлено Maksim 14 января 2005 г. 15:58

Как на VHDL сделать следующее:
с помощью generate я могут размножать однотипные элементы,а
как тоже самое сделать с шинами данных,например чтобы соединить
между собой несколько блоков (конвейер) A,B,C,D,... Z я могут
определить сигналы между ними A1,A2,A3,A4 ... A32: std_logic_vector(31 downto 0); и N-раз описывать блоки A,B,C,D,... Z через компоненты и писать туда название шин между ними. А как такое сделать по проще не повторяя N-раз всю эту писанину????
Может кто что подскажет??

• Элементарно, Ватсон! (+) — andrew_b   (14.01.2005 16:10, 562 байт)
  • Ответ: Спасибо — Maksim   (14.01.2005 16:23, 51 байт)