[an error occurred while processing this directive]
ifdef
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
|
Отправлено
K0zlik 20 января 2005 г. 14:50
|
|
|
|
Как можно эту верилоговскую конструкцию представить в VHDL?
Составить ответ
|||
Конференция
|||
Архив
Ответы
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru