[an error occurred while processing this directive]
[an error occurred while processing this directive]
|
Бьюсь 2-й день. Стадия верификации, такое впечатление, что симулятор теряет несколько компонент. В логическом симуляторе компоненты есть, а в тайминг - уже нет. Выходы в списке присутствуют, а при симуляции на них дается "неопределенное состояние". Причем в FPGA эдитором я нашел и сам компонент. Выглядит как положено, а в симуляторе его нет... Правда на функциональном симуляторе эти чипы выглядят как-то странно - они прозрачные. Но имена и ноги есть. А после имплементации - нет... Чудеса....
E-mail: info@telesys.ru