[an error occurred while processing this directive]
А чем generate не устраивает? Нагенерить им этих присвоений...
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
Отправлено
SM
28 января 2005 г. 18:14
В ответ на:
Verilog: столкнулся с тем, что оператор FOR применим только в GENERATE или ALWAYS, но мне нужно (+)
отправлено Doka 28 января 2005 г. 14:39
Составить ответ
|||
Конференция
|||
Архив
Ответы
Ответ: пробовал (+)
—
Doka
(28.01.2005 18:16, 146 байт)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru