[an error occurred while processing this directive]
Вот другая цитата
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

миниатюрный аудио-видеорекордер mAVR

Отправлено cdg 28 января 2005 г. 18:45
В ответ на: выдержка из IEEE Standart HDL Verilog (+) отправлено Doka 28 января 2005 г. 18:19

3.8 regs
Assignments to a reg are made by procedural assignments (see 6.2 and 9.2). Since the reg holds a value
between assignments, it can be used to model hardware registers. Edge-sensitive (i.e., flip-flops) and level
sensitive (i.e., RS and transparent latches) storage elements can be modeled. A reg needs not represent a
hardware storage element since it can also be used to represent combinatorial logic.

Ну вобщем в Verilog такое извращение

Составить ответ  |||  Конференция  |||  Архив

Ответы


Отправка ответа

Имя (обязательно): 
Пароль: 
E-mail: 

Тема (обязательно):
Сообщение:

Ссылка на URL: 
Название ссылки: 

URL изображения: 


Перейти к списку ответов  |||  Конференция  |||  Архив  |||  Главная страница  |||  Содержание  |||  Без кадра

E-mail: info@telesys.ru