да вот, что интересно - большие проекты на Verilog-е пишут (по крайней мере пару лет назад) («Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

[an error occurred while processing this directive] да вот, что интересно - большие проекты на Verilog-е пишут (по крайней мере пару лет назад)

(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

Отправлено yes 11 февраля 2005 г. 09:40
В ответ на: HDL - это немного не С++ отправлено xdan 10 февраля 2005 г. 20:22

c TSMC-шными перцами когда разговаривали - они сообщили, что 9 из 10 АЗИК-ов пишутся на верилоге, а остальные VHDL, схематик, различные варианты SystemC/Hendel и подобного

а HDL - немного не C++ - посмотрите на SystemC - чисто С++ библиотека для описания HDL

Составить ответ ||| Конференция ||| Архив

Ответы

не стоит так обобщать ;) — xdan (11.02.2005 19:26, 264 байт)
В принципе - если использовать определённую методику (к примеру можно посмотреть корку Ethernet от Игоря Мохора), то тотже VHDL. Только вместо типов define'ы :). — A_S_N (11.02.2005 11:03, пустое)

Перейти к списку ответов ||| Конференция ||| Архив ||| Главная страница ||| Содержание ||| Без кадра

E-mail: info@telesys.ru

Ответы

Отправка ответа