[an error occurred while processing this directive]
|
Я делаю так: сам пул памяти под фифо сгенерил мегавизардом, а описание модуля FIFO (куда входит блок памяти) описан на Верилоге с синтезится Синплифаем. Сам FIFO 256x16, т.е. занимает один блок памяти Циклона. После синтеза скорость совсем не такая, как вы говорите. Весь проект работает на 160 МГц, а там много чего помимо этих FIFO (которых тоже несколько штук). И скорость ограничена отнюдь не FIFO. Проверять лень, но помнится, когда проект еще не так разросся, он и на 180 МГц замечательно работал. C FIFO.
E-mail: info@telesys.ru