Отправлено zlyh 16 февраля 2005 г. 18:35 В ответ на: вдогонку насчет 2) (+) отправлено Doka 16 февраля 2005 г. 10:55

Вот в доке на XST в Verilog-2001 Support in XST написано "Signed reg, net, and port declarations". Я предполагаю что signed надо написать именно при декларации сигнала. Может глюк именно в этом. Про unsigned что то ничего не вижу. С Верилогом я уже давно не работал.

В ответе "МодельСим 6.0а (+)" всё верно. Я говорю что в декларации
wire [`w_coe-1:0]c;
reg signed [`w_ht:0]pe;
reg signed [`w_ht+`w_coe-1:0]pc;
регистру "рс" надо добавить разряд до [w_ht+w_coe:0].