Отправлено evgenulya 04 апреля 2005 г. 22:31

Как реализуется сабж? Есть ли на сайте альтеры код проверки на чётность? У кого какие идеи помогите пожалуйста. Всё также ищу текстовое описание S/pdif

• На Verilog(+) — cdg   (05.04.2005 13:13, 240 байт)
  • исправления(+) — cdg   (05.04.2005 13:16, 94 байт)
• Где-то пролетало: XOR — Барс   (05.04.2005 09:38, пустое)
• Ну можно например младший бит числа проанализировать :) — fire-ash   (05.04.2005 02:14, пустое)
  • Проверка на четность - это не предмет проверки младшего разряда на 0 :), а подсчет числа единиц в слове и анализ этого числа. — Victor®   (05.04.2005 10:03, пустое)
    • Тогда просто xor по битам .... :) — fire-ash   (05.04.2005 14:25, пустое)
      • А не подскажете, как это сделать поизящнее (AHDL), а то кроме тупого перебора всех битов — Барс   (07.04.2005 10:25, 88 байт)
        • Реализация циклической функции, преобразуемой в логику надо, а такие вещи на AHDL не реализуемы, изучайте verilog. Если поток данных последовательный, то контроль по четности реализуется одним счетным триггером. — cdg   (08.04.2005 10:54, пустое)
          • А можно чуть по подробней про счетный триггер? Или и это только на Verilog? — Барс   (11.04.2005 09:03, пустое)
        • Реализация циклической функции, преобразуемой в логику надо, а такие вещи на AHDL не реализуемы, изучайте verilog. Если поток данных последовательный, то контроль по четности реализуется одним счетным триггером. — cdg   (08.04.2005 10:54, пустое)
        • Ответ: например воспользоваться одним битом — evgenulya   (08.04.2005 02:32, 183 байт)
          • Что такое бит четности, я представляю, а вот как его реализовать? — Барс   (08.04.2005 09:26, 276 байт)
      • Так уже лучше :) — Victor®   (05.04.2005 14:49, пустое)
        • Всем большое спасибо — evgenulya   (05.04.2005 17:10, пустое)