[an error occurred while processing this directive]
Моделирование с моделями верилога не сделали случайно?
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
Отправлено
Artem
06 апреля 2005 г. 09:09
В ответ на:
Altera Quartus 5.0/NIOS II 5.0 is out
отправлено petrovna 05 апреля 2005 г. 17:40
Составить ответ
|||
Конференция
|||
Архив
Ответы
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru