[an error occurred while processing this directive]
wire CS = ...&& (!CS) - точно глупость.
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
Отправлено
cdg
08 апреля 2005 г. 11:12
В ответ на:
Verilog (Где я глупость сделал?)
отправлено Artem 08 апреля 2005 г. 11:00
Составить ответ
|||
Конференция
|||
Архив
Ответы
wire fifoCS =....... Просто повыкидывал то что мешало. Всеже, как такое может быть. Смотрю в моделсиме, везде красивые прямоугольники, под каждым красивый прямоугольник CS, кроме как под последним.
—
Artem
(08.04.2005 11:16,
пустое
)
Вспомнл что это не С, wire fifoCS = (AB[9:3] == 8'b0000010)&& (!CS) && (OE); Заработало. Но всеже, где глюк в 1 варианте?
—
Artem
(08.04.2005 11:32,
пустое
)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru