[an error occurred while processing this directive]
|
Я же написал что файлы Test bench пишутся для моделирования работы разрабатываемого проекта для FPGA, в нем содержится описание входных и выходных сигналов и описываются воздействия т.е. диаграммы входных сигналов (это упрощенно, т.к. кроме этого еще возможно сравнение выходных сигналов с ожидаемыми и т.д.). Это не сам проект, и пытатся его синтезировать бессмысленно в любой среде.
E-mail: info@telesys.ru