[an error occurred while processing this directive]
Как на VHDL упростить описание автомата(+)
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

миниатюрный аудио-видеорекордер mAVR

Отправлено переходящий от AHDL к VHD 21 апреля 2005 г. 15:49

с помощью don't care как это возможно в AHDL или Verilog?
Что-то типа:

when st2 =>
case data_in(7 downto 0) is
when "00xxxxxx" => next_state <= st1;
when "11xxxxxx" => next_state <= st3;
when others => next_state <= st0;
end case;

И чтоб в квартусе работало.

Составить ответ  |||  Конференция  |||  Архив

Ответы


Отправка ответа

Имя (обязательно): 
Пароль: 
E-mail: 

Тема (обязательно):
Сообщение:

Ссылка на URL: 
Название ссылки: 

URL изображения: 


Перейти к списку ответов  |||  Конференция  |||  Архив  |||  Главная страница  |||  Содержание  |||  Без кадра

E-mail: info@telesys.ru