[an error occurred while processing this directive]
Как в VHDL внести задержку на время прохождения сигнала через одну ячейку?
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
|
Отправлено
albor 25 апреля 2005 г. 17:57
|
|
|
|
На AHDL было понятно, LCELL а тут как поступать? Ногами не пинать, просто нужно по фронту входного сигнала сформировать коротенький пичок.
на AHDL было так:
WrAdd = (lcell(EnSP) $ EnSP )& EnSP;
А как на VHDL?
Составить ответ
|||
Конференция
|||
Архив
Ответы
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru