|
|
то задержать сигнал на один такт, потом посмотреть на получившиеся картинки и написать логику обрезания строба.
на VHDL примерно так:
process(clk)
begin
if rising_edge(clk) then
strob_delay <= strob ;
end if;
end process;
out <= strob and not(strob_delay) ;
E-mail: 
info@telesys.ru
