Отправлено dxp 03 июня 2005 г. 16:00 В ответ на: А попробуйте написать что-либо такое, что при синтезе с Verilog будет быстрее работать чем, при использовании AHDL. отправлено Victor® 03 июня 2005 г. 15:03

Тут в синтезатор упирается. И сравнение тут будет не по языкам, а по синтезаторам.

А текущий проект, написанный полностью на Верилоге (~4К строк), Циклон - 6, спид - 7, работает на 160 МГц. Будет ли быстрее на AHDL, никто сказать не сможет, пока не перепишет все это на нем. Но и тут в первую очередь роль будет играть организация проекта, функциональная логика, а не качество синтеза. Думается, ни для кого не секрет, что оптимизация на уровне входного описания, как правило, дает значительно бОльший эффект, нежели оптимизация на уровне синтезированных ячеек.

На AHDL я довольно продолжительное время с удовольствием писал. До тех пор, пока не пришлось выйти за рамки Альтеры. С тех пор с неменьшим удовольствием пишу на Верилоге. Лично для меня AHDL не имеет никаких преимуществ перед Верилогом. А недостатки имеет. Главный из них: ADHL не позволяет описывать несинтезируемую часть, поэтому моделирование системы, где он используется, становится, мягко говоря, не слишком удобным.