|
|
несмотря на все его возможности и прелести(в свое время писал на нем), он отомрет так же как и Abel.
ИМХО будующее ХДЛ идет к VHDL, Verilog, SystemVerilog, SystemC.
Т.к. с помошью этих языков можно не только описывать железо, но и моделировать его. Причем можно собрать воедино сложную систему и проверить ее работоспособность.
попробуйте сделайть это на АХДЛ, без конвертации в Верилог.
E-mail: 
info@telesys.ru
