[an error occurred while processing this directive]
|
intercon самому не сложно написать :-)
или воспользоваться wishbone builder и оно работает(правда генерится только vhdl)
а что интересного есть в "WISHBONE Public Domain Library for VHDL"?
про неё(библиотеку) тут сказано
http://www.opencores.org/forums.cgi/cores/2005/03/001555
но самого silicore.net нету :-)
E-mail: info@telesys.ru