[an error occurred while processing this directive]
Вопрос к знатокам FPGA Advantage от Mentor.
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
миниатюрный аудио-видеорекордер mAVR

Отправлено kot 30 сентября 2005 г. 12:08

Может ли Leonardo Spectrum или Precision Sinthesis выполнить смешанный синтез проекта. То есть один модуль описан на VHDL, другой на Verilog, а связи между ними выполнены на BLOCK Diagram графически. В результате генерится Verilog или VHDL описание - верхний уровень. Modelsim это понимает, а вот с синтезом проблемы... Или я чего то не так делаю?

Составить ответ  |||  Конференция  |||  Архив

Ответы

Отправка ответа

Имя (обязательно): 
Пароль: 
E-mail: 
NoIX ключ :  Запомнить

Тема (обязательно):
Сообщение:

Ссылка на URL: 
Название ссылки: 

URL изображения: 

Перейти к списку ответов  |||  Конференция  |||  Архив  |||  Главная страница  |||  Содержание  |||  Без кадра

E-mail: info@telesys.ru