[an error occurred while processing this directive]
У меня ВХДЛ-ный проект содержит вериложные компоненты. (+)
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
|
Отправлено
DPAVLOV 03 октября 2005 г. 16:47
В ответ на: Ответ: + отправлено
kot 03 октября 2005 г. 14:22
|
|
|
|
Переписывать компоненты с верилога на ВХДЛ нет ни желания ни времени. Синтезится (прецижином)за милую душу.
Составить ответ
|||
Конференция
|||
Архив
Ответы
- Ответ: + — kot (03.10.2005 17:20 213.87.47.8, 455 байт)
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru