[an error occurred while processing this directive]
Ответ: +
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
миниатюрный аудио-видеорекордер mAVR

Отправлено kot 03 октября 2005 г. 17:20
В ответ на: У меня ВХДЛ-ный проект содержит вериложные компоненты. (+) отправлено <font color=gray>DPAVLOV</font> 03 октября 2005 г. 16:47

Вот только что попробовал... Описал счетчик на вхдл, на блокдиаграмме добавил к нему буффер на выход, вывел все наружу. Сгенерил верхний уровень на вхдл. Синтезируется. Потом сгенерил верхний уровень на верилоге. Не синтезируется. Ругается на то же, на что и раньше. В общем не хочет смешанный синтез делать... В чем дело? Лицензия? Где в лицензии это видно? И чего вообще делать то? Не переписывать же действителько компоненты с одного языка на другой...

Составить ответ  |||  Конференция  |||  Архив

Ответы

Отправка ответа

Имя (обязательно): 
Пароль: 
E-mail: 
NoIX ключ :  Запомнить

Тема (обязательно):
Сообщение:

Ссылка на URL: 
Название ссылки: 

URL изображения: 

Перейти к списку ответов  |||  Конференция  |||  Архив  |||  Главная страница  |||  Содержание  |||  Без кадра

E-mail: info@telesys.ru