[an error occurred while processing this directive]
этого хочется - out=(a AND clk) OR (b AND NOT clk)? но не хорошо это...
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
Отправлено
yes
27 октября 2005 г. 17:54
В ответ на:
два процесса в один порт ?
отправлено Larionov 27 октября 2005 г. 17:09
Составить ответ
|||
Конференция
|||
Архив
Ответы
нет, хочется вот так:
—
Larionov
(27.10.2005 18:44
193.30.244.198
, 464 байт)
Есть такой signal kind, но...
—
zlyh
(28.10.2005 17:04
80.82.61.29
, 619 байт)
ну дык я это и написал - out==rw a==rw_1 b==rw_2 описываете это вне процесса - не помню как в VHDL это называется
—
yes
(28.10.2005 08:50
194.133.69.2
,
пустое
)
Да-да, а потом констрейнами обложить по самое нехочу :) Только вот если фпга, то насколько оно сможет их соблюсти...
—
SM
(28.10.2005 09:37
213.141.159.26
,
пустое
)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
NoIX ключ
:
Запомнить
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru