дока от альтеры Implementing Multipliers in FPGA Devices, стр.14. Figure 5. 16-Bit Input, 10-Bit Coefficient Parallel Multiplication Implementation Using M4K RAM Blocks. ИМХО для вас умножитель на памяти + суматор/суматоры («Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

[an error occurred while processing this directive] дока от альтеры Implementing Multipliers in FPGA Devices, стр.14. Figure 5. 16-Bit Input, 10-Bit Coefficient Parallel Multiplication Implementation Using M4K RAM Blocks. ИМХО для вас умножитель на памяти + суматор/суматоры

(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

Отправлено des00 11 ноября 2005 г. 19:05
В ответ на: Интересует умножитель 17 на 14 с тактовой на 150МГц. отправлено gen 11 ноября 2005 г. 19:01

Составить ответ ||| Конференция ||| Архив

Ответы

Еще пара вопросов — gen (11.11.2005 19:16 83.237.48.84, 329 байт)
- хмм в таких случаях я предпочитаюсделать знаковое расширение ручками(в вхдл RESIZE, в верилог репликация) — des00 (11.11.2005 19:18 80.89.147.5, пустое)
  - И где в VHDL это описано или если можно примерчик. — gen (11.11.2005 19:23 83.237.48.84, пустое)
    - это пакет numeric_std, а что приемчик то (+) — des00 (11.11.2005 19:26 80.89.147.5, 265 байт)
      - Интересный вариант, не знал, век живи - век учись. А чем хуже sxt? — gen   (11.11.2005 19:32 83.237.48.84, пустое)
        
        Тем что (+) — des00   (14.11.2005 08:29 80.89.147.5, 1338 байт)
        
        Ответ: — Кн   (18.11.2005 17:53 213.33.250.250, пустое)

Перейти к списку ответов ||| Конференция ||| Архив ||| Главная страница ||| Содержание

E-mail: info@telesys.ru

Ответы

Отправка ответа