Отправлено novice 26 ноября 2001 г. 18:41

Пытаюсь под OrCAD создать простейший тригер на EP1810.
Это одна из старых PLD к которым в оркаде есть встроенный синтезатор.
Симуляция и компиляция проходит удачно, а при строительстве говорит

ERROR (PLD2763) Signal DATAIN is not input to the array.
ERROR (PLD2763) Signal PRESET is not input to the array.
ERROR (PLD2763) Signal CLOCK is not input to the array.
ERROR (PLD2763) Signal RESET is not input to the array.

Вопрос
1. Как это лечить ?
2. Как объяснить проге с какими выводам микрухе надо асоциировать иерархические порты ? Как называется соответствующий параметр и каково его значение ?

Как на зло, в хелпе и сэмплах оркада рассмотренны случаи других микрух, преимущественно FPGA.

За ранее благодарен ........

• Посмотри у протела. — Andrew Buckin   (27.11.2001 00:53, пустое)
  • Ответ: а такое бывает ????? — novice   (27.11.2001 13:42, 213 байт)
    • так это не VHDL это ABEL.. — Andrew Buckin   (27.11.2001 19:08, пустое)