Отправлено Ildarka 04 декабря 2001 г. 16:15

непонятно, как вообще можно реализовать

последовательность действий?

например такой алгоритм для записи байта данных на шину scsi

шаги:
1 записать данные а регистр DB(0..7)
2 выждать 25 ns
3 выставить сигнал REQ='0'
4 ждать пока сигнал ACK станет '0', когда такое призойдет сбросить REQ='1'

на этом запись байта можно считать законченной

как??? процессом или процедурой непонятно. и хотелось бы чтобы все это можно было синтезировать

• Ответ: Со скоростью набора текста на клавиатуре, используя FSM. :) — Serge   (04.12.2001 16:42, пустое)
  • Ответ: FSM что это? — Ildarka   (04.12.2001 17:36, пустое)
    • Ответ: fsm - понятно, но можно ли сделать это вручную в рамках vhdl без FSM — Ildarka   (04.12.2001 18:10, пустое)
      • Ответ: А чем FSM не нравится? Тот же vhdl. — Serge   (05.12.2001 13:48, пустое)
        • Ответ: И сделать можно в ручную, а можно и с помощью StateCADa. — Serge   (05.12.2001 13:52, 120 байт)
          • Ответ: окей вот последовательность — Ildarka   (05.12.2001 16:09, 1255 байт)
            • "задержаться на 25 нс" никак не получится. — Навзничь   (05.12.2001 22:42, 26 байт)
              • Не получится,. если делать "в лоб". А если речь идет о синхронной системе ... — Stewart Little   (06.12.2001 12:07, 118 байт)
                • Ответ: plz пример на vhdl — Ildarka   (06.12.2001 13:24, пустое)
                  • Пример ... — Stewart Little   (07.12.2001 10:33, 4180 байт)
                    • Ответ: спасибо — Ildarka   (07.12.2001 14:19, пустое)