Я бы сделал так (+) («Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

[an error occurred while processing this directive] Я бы сделал так (+)

(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

Отправлено SM 14 декабря 2005 г. 20:18
В ответ на: задачка по verilog отправлено <font color=gray>vitaliy</font> 14 декабря 2005 г. 01:17


generate
  if ( (width & 1) == 0)
     assign out = (in=={width/2{2'b10}});
  else
     assign out = (in=={ {width/2{2'b10}}, 1'b1});
endgenerate

Ответ: — SAZH (14.12.2005 23:20 217.15.19.131, 33 байт)
- затем, чтобы обработать случай нечетного width — SM (15.12.2005 00:35 213.141.158.26, пустое)
  - Ответ: — SAZH (15.12.2005 10:39 212.113.112.201, 149 байт)
    - Ну блин, не стой стороны биты считал :) — SM (15.12.2005 10:45 213.141.158.26, 69 байт)
      - Ответ: — SAZH (15.12.2005 11:09 212.113.112.201, 32 байт)

Отправка ответа