[an error occurred while processing this directive]
в VHDL 2005 легко :)
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
Отправлено
des00
03 февраля 2006 г. 09:03
В ответ на:
все изящество Verilog'a одной строкой =)
отправлено Doka 02 февраля 2006 г. 20:39
Составить ответ
|||
Конференция
|||
Архив
Ответы
проще изначально создать изящный язык, чем работать с VHDL (+)
—
Doka
(03.02.2006 19:17
193.192.152.11
, 188 байт)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
NoIX ключ
:
Запомнить
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
E-mail:
info@telesys.ru