Отправлено Artem2.7 21 февраля 2006 г. 05:26 В ответ на: но это не значит, что занимаемая площадь при таком описании будет минимальна при максимуме быстродействия. Потому как то, что ие5 меньше ие7 в ттл-реализации вовсе не значит того-же в предоставленной фабрикой КМОП (а тем более на ПЛИСах с предразведенными переносами). отправлено SM 21 февраля 2006 г. 00:00

Никто не собирается на изображать весь ТТЛ ряд, и потом лепить исключительно из этого ТТЛ ряда.
Да и квартус очень неплохо оптимизирует. Даже если слепить все из таких вот "ТТЛ"ов, то скорее всего даже "хуже не получится", квартус все приведет в полне неплохой вид.

• Да, да, согласен, НО к вопросу это не относится. ОПТИМИЗАЦИИ не помогает. — SM   (21.02.2006 12:33 213.141.159.26, пустое)
  • Ответ: На каждое мнение.... — Artem2.7   (22.02.2006 05:50 222.101.206.8, пустое)
• Ответ: — SAZH   (21.02.2006 10:08 212.113.112.201, 638 байт)
  • Ответ: Уже получилось. — Artem2.7   (21.02.2006 10:20 222.101.206.227, 388 байт)
    • Для clock-less нужен специальный инструментарий, не так ли? — Oldring   (27.02.2006 13:06 62.213.72.103, пустое)
      • Ответ: Разумеется. Но оно вроде только-только пошло. — Artem-1.6E-19   (27.02.2006 17:05 222.101.200.188, пустое)
    • Ответ: — SAZH   (21.02.2006 10:25 212.113.112.201, 164 байт)
      • Ответ: Писал я что синхронный дизайн был в диковинку. — Artem2.7   (21.02.2006 10:31 222.101.206.227, 81 байт)

E-mail: info@telesys.ru