[an error occurred while processing this directive]
|
Сделал тут проектик на XCR3128XL , потребовалось добавить пару триггеров и ни в какую :-( Без них говорит следующее:
cpldfit: version E.38 Xilinx Inc.
Fitter Report
Design Name: dc14 Date: 2-26-2006, 6:23PM
Device Used: XCR3128XL-10-TQ144
Fitting Status: Successful**************************** Resource Summary ****************************
Macrocells Product Terms Registers Pins Function Block
Used Used Used Used Inputs Used
124/128 ( 96%) 180 /448 ( 40%) 62 /128 ( 48%) 90 /104 ( 86%) 253/320 ( 79%)PIN RESOURCES:
Signal Type Required Mapped | Pin Type Used Remaining
------------------------------------|---------------------------------------
Input : 22 22 | I/O : 86 14
Output : 59 59 | GCK/IO : 4 0
Bidirectional : 8 8 |
GCK : 1 1 |
---- ----
Total 90 90MACROCELL RESOURCES:
Total Macrocells Available 128
Registered Macrocells 62
Non-registered Macrocell driving I/O 58GLOBAL RESOURCES:
Signal 'ale' mapped onto global clock net GCK1.
Universal Control Terms (Used/Available) : 4/0BLOCK RESOURCES:
Total Function Block Local Control Terms (Used/Available) : 3/64
Total Foldback NANDs (Used/Available) : 0/64
Может где какие опции поменять а то еще 4 ячейки есть а даже 2 не заюзать :-(
E-mail: info@telesys.ru