[an error occurred while processing this directive]
Как в симуляторе Verilog прочитать файл не 0101 0101 или 55, а в другом формате?(+)
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
Отправлено
Dmv 17 марта 2006 г. 13:57
VHDL может читать текстовый файл и позволяет заполнить ПЗУ из файла Intel HEX для симуляции вычислительных ядер. Одновременно можно сохранить этот массив в формате Verilog. Может есть другие способы?