|
|
Кратко опишу историю вопроса.
Есть проект для Actel ProASIC Plus (или ProASIC3(Е)) состоящий из PCI Core и внутренней шины, на которую вешаются различные модули. Набор модулей переменый, задается в конфигурационном файле с помощью GENERIC(s). Каждый из модулей взаимодействует с внешним миром, и, соответственно, подключен к пинам.
В настоящее время назначение пинов осуществяется в файле *.gcf (специальный формат Actel Designer). Проблема в следующем - при запрете имплементации определенного модуля (модулей) приходится вручную редактировать *.gcf, а это муторно. Хотелось бы назначать пины в VHDL файле с использованием тех же GENERIC(s), что и для синтеза. Т.е. что-то типа (в произвольном формате без соблюдения синтаксиса):
.........................
name1 назначить на pin1;
name2 назначить на pin2;
label1: if generic1 generate
name3 назначить на pin3;
name4 назначить на pin4;
end generate;
label2: if generic2 generate
name5 назначить на pin5;
name6 назначить на pin6;
end generate;
.................
и т.д.
Есть ли такая возможность???
|
|
E-mail: 
info@telesys.ru
