Только потом не удивляйтесь варнингу про "significant performance degradation" после установки synlib_sequential_module в multiple_implementation_choices. И реально синтезит заметно тормознее потом. («Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

[an error occurred while processing this directive] Только потом не удивляйтесь варнингу про "significant performance degradation" после установки synlib_sequential_module в multiple_implementation_choices. И реально синтезит заметно тормознее потом.

(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

Отправлено SM 27 апреля 2006 г. 16:34
В ответ на: Это все зависит от реализации умножителя - в дизайнваре их (+) отправлено SM 27 апреля 2006 г. 16:30

Составить ответ ||| Конференция ||| Архив

Ответы

И еще - почитайте юзер гад по dw ip building blocks - по ручному тюнингу. Всякие там /* synopsys resource */, map_to_module, и т.д. И еще главу "Using DC Ultra datapath optimization" в dcug... Может пригодиться. — SM (27.04.2006 16:41 195.225.131.186, пустое)
- Вот, сам попробовал (+) — SM (27.04.2006 16:51 195.225.131.186, 162 байт)
  - О как интересно... А переписывание (+) — SM (27.04.2006 17:14 195.225.131.186, 168 байт)
    - спасибо. ну это понятно, что sold читать и читать :). а Вы формалити не пользуете? интересно бы скрипт — yes (27.04.2006 18:19 87.236.81.130, 45 байт)
      - Ответ: (+) — SM (27.04.2006 18:31 195.225.131.186, 893 байт)

Перейти к списку ответов ||| Конференция ||| Архив ||| Главная страница ||| Содержание

E-mail: info@telesys.ru

Ответы

Отправка ответа