[an error occurred while processing this directive]
|
чего на хилых делать нет смысла, т.к. есть лютовая память.
Почему он у вас сие пишет, трудно сказать нужно весь код смотреть, может быть вы сделали память 8 бит, а пишете 4 ре и 4 бита выкидываються, т.к. не нужно, о чем вас честно предупреждают.
initial в XST не синтезиться (до 7.1 точно).
Found 4-bit latch for signal . вас честно предупреждают что у вас есть защелка, со стандартом это никак не связанно!!!!!!!!!! Либо логическая ошибка, либо преднамеренная защелка у вас в коде.
Signal is assigned but never used. либо устранить сие, либо поставить фильтр в синтезаторе на подобные сообщения, как ставить фильтр см. www.xilinx.com там есть хороший саппорт на эти вещи либо в хелпе. но ИМХО я бы так делать не стал, всегда нужно знать что происходит с железом, т.к. ИМХО ХДЛ это не кодинг, а в тонкая грань между програмированием и схемотехникой.
E-mail: info@telesys.ru