|
|
А с точки зрения выразительной силы... RTL - одинаковый. VHDL в целом для синтеза в принципе мощнее Верилога за счет гораздо более мощных декларативных конструкций - но из-за убожества существующих синтезаторов это его преимущество реально нивелируется. Для написания функциональных моделей и тестов VHDL однозначно сильнее - Верилог слишком низкоуровневый. Но VHDL более громоздкий и сложный в освоении, и до многих далеко не сразу доходит его красота.
С другой стороны, говорят, что в вериложных синтезаторах меньше глюков, так как язык проще.
|
|
E-mail: 
info@telesys.ru
