[an error occurred while processing this directive]
|
Откроем стандарт 1364.1-2002 п.5.2 и п.5.3 . Откроем XST User Guide раздел 2 HDL Coding Techniques . Откроем Дугласа Смита Ch.7 Modeling Synchronous Logic Circuits .
ВЕЗДЕ увидим или process или always со списками чувствительности а внутри них "IF" с условием или фронта или уровня.
latch или flip-flop задётся IF-овым условием. Список чувствительности синтезатор игнорирует (но в основном проверяет чтобы было соответсвие с моделированием). Все извращения в списке чувствительности чтобы ускорить моделирование.
Это верно и для обоих языков, и для latch-ей и для flip-flop-ов, уверен это же верно и для Xilinx и для Altera и для всего остального мира. Это будет работать всегда и везде.
О чём SM и сказал с самого начала. Зачем извращаться и баламутить народ? Ярые ненавистники VHDL-я пытаются сэкономить пять символов в коде (из нескольких тысяч)? Какая цена этой экономии? Шаблонами текстового редактора не умеем пользоваться?
E-mail: info@telesys.ru