|
|
Есть такая конструкция:
interface WWW;
logic a;
logic b;
endinterface
Модуль на нем.
module ram(WWW bus);
...
endmodule
Вроде все как написано в стандарте, но и квеста и прецисион ругается на объявление интерфейса в модуле. Почему?? чего не так делаю.
зы: это два разных файла )
|
|
