[an error occurred while processing this directive]
Ответ:
(«Телесистемы»: Конференция 'Языки описания аппаратуры (VHDL и др.))
|
Отправлено
posmotret'_zashel 22 июля 2006 г. 00:35
В ответ на: clock enable отправлено
<font color=gray>man from FAR EAST</font> 21 июля 2006 г. 23:08
|
|
|
|
1) change to << if (ENABLE_CLK) >>
instead of original << if (ENABLE_CLK&iCLK) >>
2) add additional else:
always @ (posedge iCLK or posedge iRST) //CT1
begin
if (iRST) Q_CT<=7'b00; //asynchronous reset
else
if (ENABLE_CLK)
begin
if (Q_CT == 7'b1111111 ) Q_CT<=7'b0; //synchronous reset
else if (ALLOW_LOAD) Q_CT<=7'b1111010; //synchronous set
else Q_CT<=Q_CT+1'b1;
end
end
3) check shape of ENABLE_CLK, must be 1 period of CLK
Составить ответ
|||
Конференция
|||
Архив
Ответы
- Ответ: — man from FAR EAST (22.07.2006 01:31 85.249.76.9, 121 байт)
- Ответ: — posmotret'_zashel (22.07.2006 08:17 74.105.155.232, 215 байт)
- Ответ: — man from FAR EAST (22.07.2006 12:15 85.249.76.9, 109 байт)
- Ответ: — man from FAR EAST (22.07.2006 11:07 85.249.76.9, 180 байт)
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание