assign out_bus[7:0]=(oe)? in_bus[7:0] : 8'bzzzz_zzzz; («Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

[an error occurred while processing this directive] assign out_bus[7:0]=(oe)? in_bus[7:0] : 8'bzzzz_zzzz;
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

Отправлено Gate 14 сентября 2006 г. 15:55
В ответ на: Как в Verilog описать шину с тремя состояниями? отправлено <font color=gray>Diman_Y</font> 14 сентября 2006 г. 15:26

Составить ответ ||| Конференция ||| Архив

Ответы

Перейти к списку ответов ||| Конференция ||| Архив ||| Главная страница ||| Содержание