[an error occurred while processing this directive]
Ответ:
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
|
Отправлено
SAZH 13 октября 2006 г. 16:43
В ответ на: Ответ: отправлено
<font color=gray>darkniisiis</font> 13 октября 2006 г. 16:23
|
|
|
|
Надо не на верилог смотреть. А в синтезаторе в RTL просмотрщике. Это возьмет любой ситензатор. И перевести на VHDL. Если так Вам это надо.
А VHDL дизайнеров здесь как видите нет.
Составить ответ
|||
Конференция
|||
Архив
Ответы
- Ответ: — darkniisiis (16.10.2006 10:21 212.44.92.82, 201 байт)
- Ответ: — SAZH (16.10.2006 10:30 212.113.112.201, 72 байт)
- Ответ: — darkniisiis (16.10.2006 11:07 212.44.92.82, 290 байт)
- Ответ: — darkniisiis (16.10.2006 09:25 212.44.92.82, 151 байт)
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание