Allow to generate graphics out of the original text for both block diagram, flow-chart (combinational, sequential or Algorithmic FSM) and state machine
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
Отправлено
Victor®
21 ноября 2006 г. 17:16
В ответ на:
есть ли в природе тулза, которая по структурному описанию Verilog/VHDL/etc генерит и ЭКСПОРТИРУЕТ векторную RTL схемотехнику???
отправлено <font color=gray>yes</font> 20 ноября 2006 г. 19:13
http://www.summit-design.com/products/visual_elite.html
Составить ответ
|||
Конференция
|||
Архив
Ответы
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание