[an error occurred while processing this directive] [an error occurred while processing this directive]
если я правильно понял вопрос, то(+)
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
[an error occurred while processing this directive] [an error occurred while processing this directive] [an error occurred while processing this directive]

Отправлено IgorK 19 февраля 2002 г. 02:47
В ответ на: Поддерживает, если попросить. licgen на electroda.pl отправлено Victor Yurchenko 18 февраля 2002 г. 15:32

..речь шла о hdl-симуляции, с созданием тестовых последовательностей на VHDL (а не только об описании схемы на VHDL). Подмножества VHDL и Verilog в Max+2 практически не поддерживают поведенческое описание (см. Max+2 Help-> VHDL, Verilog, с параллельными ссылками на стандарт; никакие доп. лицензии, к сожалению, не помогут). Поэтому можно сказать, что hdl-симуляция не поддерживается, и остается только Waveform Simulator, который пригоден, естественно, для моделирования проектов, написанных на VHDL и Verilog, но это не hdl-симуляция.
Специально (по моему мнению) с целью поддержки hdl-симуляции Altera отдает(?) пакет ModelSim с ограниченными возможностями (в ссылке). Лучше, конечно, скачать полный ModelSim SE с сайта www.model.com (если есть необходимость в hdl-симуляции).

Составить ответ  |||  Конференция  |||  Архив

Ответы


Отправка ответа

Имя (обязательно): 
Пароль: 
E-mail: 

Тема (обязательно):
Сообщение:

Ссылка на URL: 
Название ссылки: 

URL изображения: 


Перейти к списку ответов  |||  Конференция  |||  Архив  |||  Главная страница  |||  Содержание  |||  Без кадра

E-mail: info@telesys.ru