[an error occurred while processing this directive]
[an error occurred while processing this directive]
|
Не давно разработали модуль, может кому нужен еще
Не на халяву, все же была проделана довольно большая работа.
Язык разработки - Verilog
Минимальный кристал в который имплантируется: - Xilinx Spartan - XC2S150-5PQ208C, Altera Acex -EP1K100TC144
Получается даже дешевле чем собственно готовые контроллеры.
Шина: микропроцессорная 8-ми битная, возможен вариант с 16-ти битной шиной.
восемь независимых UART каналов, на каждам можно установить: скорость передачи (300-115200),
количество бит 5-8, четность (есть, нет, четность, нечетность, всегда единица, всегда ноль).
Возможность аппаратной поддержки потока по RTS-CTS.
FIFO: - 256 слов по каналу приемника и столько же по каналу передатчика, для каждого UART.
Очень удобный пользовательский интерфейс со стороны микроконтроллера (собственно делали для себя)
Если кого заинтересовало - пишите на EMail
E-mail: info@telesys.ru