Текст заголовка сообщения полностью: Пытаюсь на Верилоге описать присваивания регистру значений в разных обработчиках событий. Квартус ругается, что так нельзя, а надо.
Тема не новая, но актуальная. На несколько обработчиков событий (always) пытаюсь накрутить систему планирования: Комбинация условий в одном обработчике присваивает значения регистру, скажем request_to_do=1; Другой обработчик делает, что положено и ставит request_to_do=0; Но такой трюк? синтезатор считает недопустимым. Задача стала тупиковой !-( Элементарная задача для любого процессора не может быть реализована в ПЛИС. Не знаю как выкрутиться. Гугль и т.п. не помогает.