Телесистемы
 Разработка, производство и продажа радиоэлектронной аппаратуры
На главную   | Карта сайта | Пишите нам | В избранное
Требуется программист в Зеленограде
- обработка данных с датчиков; ColdFire; 40 тыс.
e-mail:jobsmp@pochta.ru

Телесистемы | Электроника | Конференция «Языки описания аппаратуры (VHDL и др.)

Лучше всего представьте числа в виде структуры

Отправлено Oldring 31 мая 2008 г. 18:17
В ответ на: Кто может помочь с проектированием вроде бы простого блока на VHDL ? парюсь, нормально не получается, плохо знаком с VHDL.. отправлено sergoserg 31 мая 2008 г. 15:56

состоящей из 6-битного модуля (подтип целых чисел с диапазоном 0-32) и знака (однобитного). Напишите функцию сравнени таких структур с использованием оператора if. На входе схемы преобразуйте числа в такое представление, на выходе - обратно. Это позволит существенно упростить реализацию в железе.

Вариантов структуры - несколько. Это компромисс между количеством ячеек, временем вычисления выходов и временем разработки.

Проще всего перебирать последовательно все выходы и для каждого выхода перебирать последовательно все входы. Но это потребует 1024 тактов для вычисления всех выходов.

максимальную пропускнуюу способность обеспечит конвейер из 30 стадий сравнения для каждого выхода. То есть потребуется 960 реализаций компараторов этих чисел.

Минимальную задержку обеспечит граф из попарных компараторов, причем, он потребует и меньшего количества компараторов, но концептуально он сложнее, поэтому потребует больших трудозатрат.


Составить ответ | Вернуться на конференцию

Ответы


Отправка ответа
Имя*: 
Пароль: 
E-mail: 
Тема*:

Сообщение:

Ссылка на URL: 
URL изображения: 

если вы незарегистрированный на форуме пользователь, то
для успешного добавления сообщения заполните поле, как указано ниже:
введите число 654:

Перейти к списку ответов | Конференция | Раздел "Электроника" | Главная страница | Карта сайта

Rambler's Top100 Рейтинг@Mail.ru
 
Web telesys.ru