У меня есть готовый процессор. В проекте он распологается вместе с моей логикой. Процессор синтезируется порядка 15 минут. Если я сделаю его нетлистом и потом подключу в проект, а затем к нему подключу свои VHDL файлы, то проект будет синтезироваться быстрее. (или я не прав?) Вопрос : Можно ли создать проект в Synplify в котором будут использоваться и нетлист, и VHDL файлы?