Телесистемы
 Разработка, производство и продажа радиоэлектронной аппаратуры
На главную   | Карта сайта | Пишите нам | В избранное
Требуется программист в Зеленограде
- обработка данных с датчиков; ColdFire; 40 тыс.
e-mail:jobsmp@pochta.ru

Телесистемы | Электроника | Конференция «Языки описания аппаратуры (VHDL и др.)

Если ресет длиннее клока - все в один процесс с синхронным ресетом.(+)

Отправлено dmv 16 сентября 2008 г. 18:28
В ответ на: Verilog. В разных блоках always @(posedge CLK) при определнных "асинхронных" условиях нужно сделать +1 и -1 или что-то одно счетчику(+) отправлено Sergei_Ilchenko 16 сентября 2008 г. 18:07

Если то короче, то длиннее - вопрос сложный. Лучше отнормировать ресет до длительности одного клока и использовать везде синхронный сброс.


Составить ответ | Вернуться на конференцию

Ответы


Отправка ответа
Имя*: 
Пароль: 
E-mail: 
Тема*:

Сообщение:

Ссылка на URL: 
URL изображения: 

если вы незарегистрированный на форуме пользователь, то
для успешного добавления сообщения заполните поле, как указано ниже:
умножьте 2 на три:

Перейти к списку ответов | Конференция | Раздел "Электроника" | Главная страница | Карта сайта

Rambler's Top100 Рейтинг@Mail.ru
 
Web telesys.ru