Телесистемы
 Разработка, производство и продажа радиоэлектронной аппаратуры
На главную   | Карта сайта | Пишите нам | В избранное
Требуется программист в Зеленограде
- обработка данных с датчиков; ColdFire; 40 тыс.
e-mail:jobsmp@pochta.ru

Телесистемы | Электроника | Конференция «Языки описания аппаратуры (VHDL и др.)

Ответ: Имеют различия

Отправлено axalay 22 октября 2008 г. 17:02
В ответ на: Подскажите новичку: verilog операторы "=" и "<=" различия только при моделировании? В кристалле результат будет выглядеть одинаков? отправлено ++ 22 октября 2008 г. 16:14

Работают по разному (не проверял, но думаю что так):

reg [7:0] Count;
always@(posedge Clock) begin
if (Count==128)
Count=0;
Count=Count+1;
end

reg [7:0] Count;
always@(posedge Clock) begin
Count=Count+1;
if (Count==128)
Count=0;
end


Составить ответ | Вернуться на конференцию

Ответы


Отправка ответа
Имя*: 
Пароль: 
E-mail: 
Тема*:

Сообщение:

Ссылка на URL: 
URL изображения: 

если вы незарегистрированный на форуме пользователь, то
для успешного добавления сообщения заполните поле, как указано ниже:
при вычитании трёх из шести получится:

Перейти к списку ответов | Конференция | Раздел "Электроника" | Главная страница | Карта сайта

Rambler's Top100 Рейтинг@Mail.ru
 
Web telesys.ru