reg reg1, reg2, reg3;
always@(posedge Clock) begin
reg1=InPin;
reg2=reg1;
reg3=reg2;
end
Попробуйте заменить = на <= и повторите моделирование синтез.
С = останется только 1 регистр, с <= - будут все 3 регистра.