# Warning: VCP2515 pci2_ram_16x40d.v : (59, 1): Undefined module: RAM16X1D was used. Port connection rules will not be checked at such instantiations.

Установлены:
XilinxVHDLLibrariesISE10.1SP3IPUpdate3forActive-H(..)
XilinxVerilogLibrariesISE10.1SP3IPUpdate3forActiv(..)
XilinxSchematicLibrariesISE10.1SP3forActive-HDL8.1

Меню: Design Setting -> verilog compiler-> у меня выглядит без окон verilog libraries , defined macros

Не так как на рисунке.

http://support.aldec.com/KnowledgeBase/Article.aspx?aid=000743&show=Dia00007.htm

Так окно выглядит только у меня?


Спасибо.