Разработка, производство и продажа радиоэлектронной аппаратуры
|
Карта сайта
|
Пишите нам
|
В избранное
Требуется программист в Зеленограде
- обработка данных с датчиков; ColdFire; 40 тыс.
e-mail:
jobsmp@pochta.ru
Телесистемы
|
Электроника
|
Конференция «Языки описания аппаратуры (VHDL и др.)
может убрать component DCM? судя по всему ксайлинская библиотека с этим компонентом уже прикручена
Отправлено
yes
05 ноября 2008 г. 19:20
В ответ на:
vhdl + synplify 9.4: что я делаю не так (warning)
отправлено ++ 01 ноября 2008 г. 14:25
Составить ответ
|
Вернуться на конференцию
Ответы
Спасибо. Вот так обходится без замечаний. Только не понятно, почему так правильно?
-
++
(06.11.2008 16:12:29
10.0.2.119,212.45.31.226
, 2353 байт)
мне непонятно, но советую с библиотеками разобраться. можно использовать "новое"
-
yes
(10.11.2008 17:50:57
89.175.180.242
, 228 байт)
Для vhdl- это как раз понятно. А для verilog?
-
++
(11.11.2008 11:08:48
10.0.2.119,212.45.31.226
, 1281 байт,
ссылка
)
для верилога tool следит за библиотеками, а не язык
-
yes
(13.11.2008 17:20:25
89.175.180.242
, 155 байт)
Отправка ответа
Имя*:
Пароль:
E-mail:
Тема*:
Сообщение:
Ссылка на URL:
URL изображения:
если вы незарегистрированный на форуме пользователь, то
для успешного добавления сообщения заполните поле, как указано ниже:
введите число 76:
Перейти к списку ответов
|
Конференция
|
Раздел "Электроника"
|
Главная страница
|
Карта сайта
Web
telesys.ru